

再構成可能ハードウェアによる並列計算機用 2 次元ネットワークの実機評価システム

情報工学科 小畑 正貴, 上嶋 明

Keywords : 並列処理, 再構成可能ハードウェア, FPGA, 相互結合網

1 . 開発目的

多数のパソコンをネットワーク(相互結合網)で接続し, コストパフォーマンスの優れた並列計算機として使用する PC クラスタが注目されている。高い計算性能を達成するためにはネットワークの性能向上が非常に重要となるが, この評価はこれまで主にソフトウェアによるシミュレーションによって行われてきた。本研究では, 実機による評価を実現するため, 再構成可能ハードウェアである FPGA(Field Programmable Gate Array)を利用したネットワークカード SPIN3E(Simple PLD Interconnect-Spartan-3E)を開発した。SPIN3E ではネットワークの通信量や混雑状況の変化をハードウェアでリアルタイムに記録することができる。これにより, ネットワークの各種通信方式や通信アルゴリズムを実機上で実験・評価することを目的としている。

2 . システムの概要と特徴

開発した SPIN3E (図 1) を使用し, 16 台の PC を 2 次元トラスネットワークで接続した PC クラスタシステムを構築した。SPIN3E の特徴を以下に示す。

- 1) PCI バスインターフェースおよびネットワークの物理層とリンク層, 小規模スイッチのすべてを 1 個の FPGA で実現している(ハードウェア量は使用した FPGA の約 20%)
- 2) カード上にメモリを搭載することで, プログラム実行に影響(オーバーヘッド)を与えないで, ハードウェアによって通信量や混雑状況などをリアルタイムに記録することができる。
- 3) FPGA で実現しているため, 再構成を行うことで通信パラメータやルーティングアルゴリズムなど多くの条件を容易に変更して実験・評価できる。

この PC クラスタシステム上で連立方程式の反復解法であるヤコビ法(係数行列のサイズ 2048)を実行した場合の通信量の解析結果を図 2 に示す。2 枚のグラフは PC 全 16 台中の 2 台分に対応しており, 横軸が時間で縦軸が通信量である。初期には計算に必要なデータを全 PC に分配するために連続した通信が行われているが, 後半からは反復計算ループ内において各 PC 間でデータ交換を行う短時間の通信が繰り返されていることを確認できる。




図 1 . SPIN3E 基板




図 2 . 通信量の解析

3 . 応用の可能性

より大規模な PC クラスタシステムにおけるネットワークの実験・評価への適用や, PC と FPGA が混在した並列/分散システムなどへの応用が期待できる。